Intel Developer Forum Japan (3日目)

三日目のレポートです．三日目はR&Dまわりを聴講してきました．

1. 「将来のモバイルアプリケーション」 Dhananjay Keskar

将来のモバイルアプリケーションに関して「Cross Platform」
「Customizable」「Compelling」「Trusted」の4つの観点から説明．

Cross Platform では，現在は様々なモバイル用アプリケーション
とモバイルプラットフォームが混在していて，これらを開発する
人的資源が問題になっている，そのためアプリケーションのフレー
ムワークをモバイル環境を統一して，write once, play anywhere
を実現する(もちろんプロセッサはインテルのもの)，という話があっ
た．Java アプリケーションも当然サポートするが，ネイティブの
アプリケーションでも，ハードウェアの上にいくつかのライブラリ
やコンポーネント(IPP-Based Media Components, Cryptographic
Libraries,Graphics Performance Primitives) をかぶせて，ハー
ドウェアの差異を吸収する．

Customizable では，一つのアプリケーションがネットワーク環境，
メモリ容量などの異なる様々なデバイスに対応できる枠組みとして，
Mobile Profile Framework (MPF) の説明があった．クライアント
側から自分のプロファイルをアプリケーション・プロバイダに通知
することで，そのプロファイルを元に自動的にカスタマイズされた
アプリケーションをダウンロードすることができる．

Compelling は Locatin Aware Computing に関する説明があった．
これはセンサーやネットワーク環境などの周囲の状況から，ユーザ
の物理的・論理的位置や近傍にあるものなどの環境を判断し，その
ときの状況に応じた情報の提供や機器接続を行うという技術である．
この技術では，周囲の状況(ともちろん行動履歴)から Bayesian モ
デルにより確率的に環境の判断を行う．

Trusted では認証に関する技術の説明があった．最近の web
application では single sign-on に関する話題が良く取り上げら
れるが，ここではデバイスやネットワークをまたいだ single
sing-on (別の言い方ではローミング)に関する技術を簡単に説明し
ていた．仕様に関しては，WWAN/WLAN の標準化委員会で議論してい
るようである．

セッション後，講演者にいくつか質問をしてみた．まず，アーキテ
クチャ・ハードウェアから必要なサポートを聞いてみたところ，
trusted architecture という言葉が出てきた．曰く，trusted
chip, trusted bus, trusted boot code, authenticated memory
management...．また，デバイスが盗まれたときの物理的なセキュ
リティ，biometric identifier も重要という回答であった．次に，
今回のセッションでは取り上げられなかったサーバ側に求められる
ものとしては，もともとクライアント側の人間なのでサーバは専門
ではないのだがという前置きの後，ここ数年大きな問題となってい
るバッファオーバーフロー等の矮弱性の話をしていた．特に IIS
の件はクライアント側にも影響を与えることがあり気にしていたよ
うだ．(以上，早口で捲し立てられてしまったため，かなりメモを
取りはぐったところあり)

2. 基調講演

以下のページに詳しい．UWB は短距離ネットワークなので，ホーム
ネットワークに使う，セキュリティに関しては短距離なのでそれほ
ど問題にならない，という説明があった．センサネットワークは，
ASPLOS-IX の banquet で話をしたグループの研究なので印象深かった．
    http://pcweb.mycom.co.jp/news/2003/04/14/15.html

3. 「ラージ・キャッシュ使用のインテル Xeon プロセッサの利点」
    Nima Homayoun

2M 8-way のL3キャッシュを持つ Xeon MP プロセッサに関するセッ
ション．大きなキャッシュはデータベースサーバに有効である．ま
た，最近は Java Applicatin Server の競争が激しく，この分野で
性能を出せるプロセッサが必要．デュアルプロセッサマシンとマル
チプロセッサマシンでは，デュアルプロセッサマシンの方が安価で
あり，同じプロセッサ数を確保するならデュアルプロセッサマシン
を複数台購入した方が，マシンのコストとだけ考えれば安く済む．
しかし，データベースアプリケーションではマルチプロセッサ・マ
シンの方がスケーラビリティが高く，デュアルプロセッサのクラス
タを用意するよりも，マルチプロセッサ(例では4プロセッサ)のク
ラスタを用意した方が少ないCPU数で同等のパフォーマンスが出る．
データベースのライセンス料はCPU数で決まるので，トータルのコ
ストを考えたときはマルチプロセッサを複数台購入した方が良い．

質問で，用途に応じた最良の構成をつくる指針はあるか訪ねたとこ
ろ，そのようなレシピ集はないがやはりデータベースはマルチプロ
セッサマシンが良い，またインテルではコンサルティングサービス
も提供している，という回答があった．

4. 「IA-32プロセッサ・アーキテクチャのトレンドと研究」
   Takeshi Okamoto

IA-32 プロセッサの研究・開発に関するセッション．トランジスタ
の微細化はさらに進んでいる．それにともない，供給電圧も下がっ
ていくが，発熱量のため下がり方は鈍っていく．また，配線遅延は
さらに大きくなり，テクノロジが 70nm の辺りで clock period と
同じになってしまう，つまりクロックによる同期が取れなくなる．
さらにメモリとプロセッサのスピード差は広がる一方である．マイ
クロアーキテクチャの傾向としては，これまでは命令レベル並列性
の時代であったが，今後はスレッドレベル並列性の時代になる．イ
ンテルは Hyper Treading でスレッドレベル並列をサポートする．

Prescott では，NetBurst の改善等，マイクロ・アーキテクチャレ
ベルでの改良，キャッシュ容量の拡大，クロック周波数のスケーラ
ビリティ，新しいプロセスを特徴とする．キャッシュは Northwood
の L1D 8KB/L2 512KB から L1D 16KB/L2 1MB に拡大する．また，
回路技術の改善によりクロックの分配を見直し，skew を減らした．
デバイスレベルでは，歪みシリコンの採用，Low-k CDO (Carbon
dooped oxyde)，7層銅配線などの技術を採用し，またフロアプラン
の見直しにより配線遅延の改善を行った．(機能ブロックをきれい
に分けてフロアプランを行うのではなく，わざと機能ブロックを混
在させる)

今後の取り組みとしては，まずプロセス，電圧，温度の検証が挙げ
られる．微細化高技術が進むにつれ，チップ内部でトランジスタ特
性，電圧，温度のばらつきが著しくなる，これを解決しなければな
らない．マルチスレッディングの研究も進んでいる．Hyper
Threading では全てのスレッドが平等に扱われている (Symmetric
Hyper-Threading) が，メインスレッドと他のスレッドの優先順位
を変えて，他のスレッドをヘルパースレッドとして扱う
(Asymmetric Hyper-Threading) も考えられる．ヘルパースレッド
ではキャッシュのプリフェッチなどを行う．このヘルパースレッド
は，コンパイラもしくはハードウェアで生成する．(Probabilistic
Computing なるものもあったがこれは良くわからなかった)

Asymmetric Hyper-Threading も Probabilistic Computing も，ま
だ全くの研究段階で，いつ実用化になるか等，全く決まっていない
とのことであった．Asymmetric Hyper-Threading に関する研究は，
おそらく以下の論文．
    H. Wang, et. at, "Speculative Precomputation: Exploring
    the Use of Multithreading for Latency",  Intel
    Technology Journal, Vol. 6, Issue01
http://www.intel.com/technology/itj/2002/volume06issue01/art03_specprecomp/p01_abstract.htm

5. 「「ムーアの法則」にさらに活力を与えるテクノロジ」 Koji Shiro

トランジスタの集積度を向上させるナノテクノロジに関するセッショ
ン．インテルでは4世代後の技術開発まで行っていて，2003 年の
90nm，2005年に65nm，2007年に45nm，2009年に32nm，2011年に22nm
というロードマップを描いている．ゲートの絶縁膜には，3.0nm
High-k の素材を使う研究が進んでいる(現行の90nm では 1.2nm
SiO2)．これによりリーク電流の低減，生産性・歩留まりの向上が
望める．集積技術が鍵となる．lithograph でも課題があり，
lithograph 用の光の波長がプロセスルールを越えてしまう．現在
は，マスクやデザインで対処している．実際はクリティカルな部分
は全体の 20% 程度なのでこの方法で加工できるが，将来はより波
長の短い光を使う必要がある．波長が 13nm になると，もはや光が
マスクを透過しないので，新しい製造方法が必要になる．Tri-gate
transistor の研究も行っている．Tri-gate transistor は立体構
造をとるため，単位面積を小さくすることができる．さらに熱伝導
性の非常に良いカーボンナノチューブを基盤とし，そのうえにシリ
コン・ナノワイアで配線する研究も進行中である．

消費電力に対する取り組みを質問したところ，High-K 等のリーク
電流を減少する技術が，結果として消費電力の改善につながるとの
回答を得た．また，他の企業や大学との連携に関する質問があった
が，他にいいものがあれば購入するし，また大学との連携や各種コ
ンソーシアムへの参加を積極的に進めている，インテルの capital
investment はかなり多い，といった回答であった．

-- 
                                       keiji Kimura
                                       kimura@oscar.elec.waseda.ac.jp